集成高速续流二极管的碳化硅分离栅MOSFET及制备方法
基本信息
| 申请号 | CN202210090837.4 | 申请日 | - |
| 公开（公告）号 | CN114122123A | 公开（公告）日 | 2022-03-01 |
| 申请公布号 | CN114122123A | 申请公布日 | 2022-03-01 |
| 分类号 | H01L29/423（2006.01）I;H01L29/06（2006.01）I;H01L29/10（2006.01）I;H01L29/78（2006.01）I;H01L27/06（2006.01）I;H01L21/82（2006.01）I;H01L21/336（2006.01）I;H01L21/28（2006.01）I | 分类 | 基本电气元件; |
| 发明人 | 顾航;高巍;戴茂州 | 申请（专利权）人 | 成都蓉矽半导体有限公司 |
| 代理机构 | 成都点睛专利代理事务所（普通合伙） | 代理人 | 敖欢 |
| 地址 | 610041四川省成都市中国（四川）自由贸易试验区成都高新区天府大道中段1366号2栋9楼12-18号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明涉及一种集成高速续流二极管的碳化硅分离栅MOSFET及其制备方法，属于功率半导体器件技术领域。本发明的MOSFET采用分离栅的设计，以降低器件的开关损耗。为了防止分离栅结构所带来的栅氧可靠性问题，加入了P型埋层降低多晶硅边缘栅氧化层的电场强度。进一步地，加入了N型导流层，将电流从沟道引入到器件的漂移区。此外，为了降低碳化硅MOSFET寄生体二极管的导通压降以及引入单极导电模式，在MOSFET的元胞另一边引入了一种基于MOS结构的高速续流二极管，相对于传统做法，本发明的高速续流二极管采用P型埋层的表面拖尾形成沟道区，即在不增加额外版次的情况下尽量降低了高速续流二极管的导通压降。 |
