基于内嵌空腔SOI衬底的多栅MOS器件及其制备方法
基本信息
| 申请号 | CN202110749918.6 | 申请日 | - |
| 公开（公告）号 | CN113471213A | 公开（公告）日 | 2021-10-01 |
| 申请公布号 | CN113471213A | 申请公布日 | 2021-10-01 |
| 分类号 | H01L27/118（2006.01）I;H01L29/78（2006.01）I;H01L21/336（2006.01）I | 分类 | 基本电气元件; |
| 发明人 | 母志强;刘强;俞文杰 | 申请（专利权）人 | 上海集成电路材料研究院有限公司 |
| 代理机构 | 上海光华专利事务所（普通合伙） | 代理人 | 罗泳文 |
| 地址 | 201800上海市嘉定区兴贤路1180号1幢3层301室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供一种基于内嵌空腔SOI衬底的多栅MOS器件及其制备方法，器件包括：内嵌空腔SOI衬底，包括硅衬底、绝缘层及顶层硅，绝缘层中形成有沿器件的源漏方向间隔排布的多个空腔，空腔上方的顶层硅中形成有沟道区；多个全包围栅极结构，分别形成在多个空腔上方的沟道区四周，全包围栅极结构包括全包围栅介质层和全包围栅极层，且多个全包围栅极结构间隔排布，以使得沟道区包括被多个全包围栅极结构包围的多个控制部和未被全包围栅极结构包围的多个间隔部；源电极和漏电极，分别形成在沟道区两端的源区和漏区上。本发明制备的多个全包围栅极结构可以实现相应沟道区域的独立控制，从而在一个MOS管内实现大于或等于两位的字节运算。 |
