首页/ 芯华章科技股份有限公司/ 专利详情

在验证期间的逻辑设计中的根时钟频率的动态调整

基本信息

申请号 CN202111110133.0 申请日 -
公开（公告）号 CN114021509A 公开（公告）日 2022-02-08
申请公布号 CN114021509A 申请公布日 2022-02-08
分类号 G06F30/3312（2020.01）I;G06F117/04（2020.01）N 分类 计算；推算；计数;
发明人 朱嘉华 申请（专利权）人 芯华章科技股份有限公司
代理机构 北京风雅颂专利代理有限公司 代理人 李莎
地址 211800江苏省南京市江北新区华创路共享空间01栋18层
法律状态 -

摘要

摘要 一种用于动态地调整仿真系统上的逻辑系统设计的根时钟频率的方法包括：识别从所述逻辑系统设计的多个信号输入中的一个到所述逻辑系统设计的多个信号输出中的一个的多个信号路径，所述多个信号路径中的每一个具有信号传播延迟；使用放置在目标信号输入处的校验逻辑来确定到在前根时钟周期中到目标信号输入的输入信号的状态；基于在所述当前根时钟周期中到所述目标信号输入的所述输入信号的所述状态以及沿着与所述目标信号输入相关联的每个信号路径的一个或多个逻辑器件，从所述当前根时钟周期中的所述多个信号路径中确定目标信号路径；以及基于排除目标信号路径的多个信号路径的信号传播延迟的最长信号传播延迟来确定逻辑系统设计的根时钟频率。