一种差分输入电压电荷比例缩放SAR_ADC
基本信息
申请号 | CN202210270893.6 | 申请日 | - |
公开(公告)号 | CN114567323A | 公开(公告)日 | 2022-05-31 |
申请公布号 | CN114567323A | 申请公布日 | 2022-05-31 |
分类号 | H03M1/08(2006.01)I;H03M1/46(2006.01)I | 分类 | 基本电子电路; |
发明人 | 熊守芬;李景虎;赖杨林;黄辉;罗文宇;郭赢寰;涂航辉 | 申请(专利权)人 | 厦门亿芯源半导体科技有限公司 |
代理机构 | 哈尔滨市松花江专利商标事务所 | 代理人 | - |
地址 | 361000福建省厦门市自由贸易试验区厦门片区港中路1736号402单元 | ||
法律状态 | - |
摘要
摘要 | 一种差分输入电压电荷比例缩放SAR_ADC,属于集成电路领域,本发明为解决常用的多位SAR_ADC电路需要大量的电容占用芯片面积的问题。本发明包括VREF分压器、电容阵列DAC1、电容阵列DAC2、比较器、SAR逻辑电路和N位寄存器;电容阵列DAC1和电容阵列DAC2均采用A+B位组合式DAC,高位A部分为电容式缩放,低位B部分为参考电压式缩放,N=A+B;VREF分压器为电容阵列DAC1和电容阵列DAC2提供电压;电容阵列DAC1和电容阵列DAC2接入差分输入信号VREF‑AD和AD,其中VREF为系统参考电压,AD为模拟输入信号;电容阵列DAC1和电容阵列DAC2在SAR逻辑电路控制下各输出N次电压值,每次输出电压VO1和VO2经由比较器作差比较,每次比较结果作为一个有效位存储在N位寄存器中,经过N次比较形成的转换结果输出。 |
