一种提高数字电路功能验证效率的验证系统

基本信息

申请号 CN201910088024.X 申请日 -
公开(公告)号 CN109885905A 公开(公告)日 2019-06-14
申请公布号 CN109885905A 申请公布日 2019-06-14
分类号 G06F17/50(2006.01)I 分类 计算;推算;计数;
发明人 余红江; 刘小强; 袁国顺 申请(专利权)人 北京中科微电子技术有限公司
代理机构 北京冠和权律师事务所 代理人 朱健;陈国军
地址 100029 北京市朝阳区北土城西路11号微电子中心综合楼七层
法律状态 -

摘要

摘要 本发明提供了一种提高数字电路功能验证效率的验证系统,该验证系统主要采用Zynq UltraScale+MPSoC EG Devices作为验证平台来进行相应的验证操作,并且该验证操作在执行过程中能够实现软件层和硬件层的有效分离,而分离后的硬件层只需要编译一次,即使该软件层发生改动后其也不需要对该硬件层重新编译,这就避免了软件层和硬件层不分离导致每次改动高层次语言编写激励时该硬件层都需要编译的麻烦;此外,该验证系统还设计和使用具有重复可用性的协议桥和验证激励,这提高了验证系统的可移植性;在新的被验设计DUT可直接利用具有重复可用性的协议桥或者验证激励的情况下,其大大减少新的验证系统的搭建周期,从而减少了被验设计DUT的功能验证周期。