时钟校准电路和可编程逻辑芯片
基本信息
申请号 | CN202110413808.2 | 申请日 | - |
公开(公告)号 | CN113315493A | 公开(公告)日 | 2021-08-27 |
申请公布号 | CN113315493A | 申请公布日 | 2021-08-27 |
分类号 | H03K5/156(2006.01)I;H03K19/173(2006.01)I | 分类 | 基本电子电路; |
发明人 | 林协群;刘可勇;刘磊;冯坚;马硝霞 | 申请(专利权)人 | 深圳市紫光同创电子有限公司 |
代理机构 | 深圳市智圈知识产权代理事务所(普通合伙) | 代理人 | 周献 |
地址 | 518000广东省深圳市南山区粤海街道高新区社区高新南一道015号国微研发大楼401 | ||
法律状态 | - |
摘要
摘要 | 本申请提供了一种时钟校准电路和可编程逻辑芯片,涉及集成电路技术领域,改善多个电路单元间信号延时的问题。该电路包括:第一延时电路包括第一延时单元和第一控制电路,第一延时单元在第一控制电路的控制下向鉴相器输入第一输出时钟。第二延时电路包括第二延时单元和第二控制电路,第二延时单元在第二控制电路的控制下向鉴相器输入第二输出时钟。鉴相器计算第一输出时钟和第二输出时钟的相位之差得到比较结果,比较结果大于或等于相位阈值时,将比较结果反馈至第一延时电路和/或第二延时电路,第一控制电路根据比较结果向鉴相器输入新的第一输出时钟和/或第二控制电路根据比较结果向鉴相器输入新的第二输出时钟,直至新的比较结果小于相位阈值。 |
