一种预分频器
基本信息
申请号 | CN202110641848.2 | 申请日 | - |
公开(公告)号 | CN113381751A | 公开(公告)日 | 2021-09-10 |
申请公布号 | CN113381751A | 申请公布日 | 2021-09-10 |
分类号 | H03K23/00(2006.01)I;H03L7/18(2006.01)N | 分类 | 基本电子电路; |
发明人 | 王三路;张秀娟;李广进 | 申请(专利权)人 | 西安博瑞集信电子科技有限公司 |
代理机构 | 深圳市科进知识产权代理事务所(普通合伙) | 代理人 | 魏毅宏 |
地址 | 710000陕西省西安市高新区鱼化街办天谷七路88号腾飞科汇城B座东楼22层 | ||
法律状态 | - |
摘要
摘要 | 本发明适用于射频集成电路领域,公开了预分频器,包括级联的2或3分频电路,分别为第零级2或3分频电路至第四级2或3分频电路,相邻两级2或3分频电路由晶体管开关连接,晶体管开关控制相邻两级2或3分频电路之间的通断,第零级2或3分频电路对时钟信号进行2‑3分频,第零级2或3分频电路和第一级2或3分频电路导通,对时钟信号进行4‑7分频,第零级2或3分频电路至第二级2或3分频电路导通,对时钟信号进行8‑15分频,第零级2或3分频电路至第三级2或3分频电路导通,对时钟信号进行16‑31分频,第零级2或3分频电路至第四级2或3分频电路导通,用于对时钟信号进行32‑63分频,该预分频器在实现1到63分频功能的同时,优化了芯片的面积和功耗。 |
