store_buffermerge的实现方法及系统

基本信息

申请号 CN202111549628.3 申请日 -
公开(公告)号 CN114217855A 公开(公告)日 2022-03-22
申请公布号 CN114217855A 申请公布日 2022-03-22
分类号 G06F9/30(2006.01)I 分类 计算;推算;计数;
发明人 李长林;刘磊 申请(专利权)人 广东赛昉科技有限公司
代理机构 上海邦德专利代理事务所(普通合伙) 代理人 刘旭章
地址 528300广东省佛山市顺德区大良街道云路社区昊阳路2号A区S201室
法律状态 -

摘要

摘要 本发明涉及CPU技术领域,具体涉及一种store_buffer merge的实现方法及系统,包括store_buffer模块、pipeline模块、miss queue模块和refill模块。本发明对store数据提供一个时间窗口给后面的同一cacheline的store指令来merge,从而充分利用pipeline资源,把更多的pipeline资源给其他请求使用。从而提供CPU的整体性能。在store buffer entry项快用完的时候强制地让store buffer的entry项上Pipeline,而不再等待更年轻的store来merge;一个store buffer entry项被分配后,在一定的cycle数后,强制地让store buffer的entry项上Pipeline,而不再等待更年轻的store来merge,进而提供了CPU的整体性能。