一种肖特基结源漏CMOSfinFET及其制作方法
基本信息
| 申请号 | CN202111671684.4 | 申请日 | - |
| 公开（公告）号 | CN114334830A | 公开（公告）日 | 2022-04-12 |
| 申请公布号 | CN114334830A | 申请公布日 | 2022-04-12 |
| 分类号 | H01L21/8238（2006.01）I;H01L29/06（2006.01）I;H01L29/47（2006.01）I;H01L29/49（2006.01）I;H01L29/78（2006.01）I;H01L21/336（2006.01）I | 分类 | 基本电气元件; |
| 发明人 | 刘战峰 | 申请（专利权）人 | 无锡物联网创新中心有限公司 |
| 代理机构 | 无锡市大为专利商标事务所（普通合伙） | 代理人 | 陈丽丽;曹祖良 |
| 地址 | 214135江苏省无锡市新吴区菱湖大道200号中国传感网国际创新园E2座112 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明涉及集成电路制作技术领域，具体公开了一种肖特基结源漏CMOS finFET，其中，包括：底层电路和设置在底层电路上的至少一层顶层电路，底层电路与顶层电路之间、以及每相邻两层顶层电路之间均设置第一介质层，每层顶层电路均包括源极金属、漏极金属和栅极金属，源极金属和漏极金属分别位于栅极金属的两侧，源极金属和漏极金属形成肖特基结，栅极金属的表面设置第二介质层，第二介质层、源极金属和漏极金属的表面均设置第一绝缘层，第一绝缘层的表面设置金属屏蔽层，金属屏蔽层的表面形成第二绝缘层。本发明还公开了一种肖特基结源漏CMOS finFET的制作方法。本发明提供的肖特基结源漏CMOS finFET能够优化CMOS电路的性能。 |
