同时钟域下寄存器的逻辑解耦方法
基本信息
| 申请号 | CN202011348726.6 | 申请日 | - |
| 公开（公告）号 | CN112331243B | 公开（公告）日 | 2021-07-23 |
| 申请公布号 | CN112331243B | 申请公布日 | 2021-07-23 |
| 分类号 | G06F1/04（2006.01）I;G06F1/06（2006.01）I;G06F1/08（2006.01）I;G11C7/22（2006.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 赵少峰 | 申请（专利权）人 | 东科半导体（安徽）股份有限公司 |
| 代理机构 | 北京慧诚智道知识产权代理事务所（特殊普通合伙） | 代理人 | 李楠 |
| 地址 | 243100安徽省马鞍山市当涂县银黄东路999号数字硅谷国际产业园第38栋 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明实施例涉及一种同时钟域下寄存器的逻辑解耦方法，包括：获取同时钟域下的接入时钟树的全部寄存器信息；对每个寄存器赋予一个不同的簇识别标记；当确定后级的第二寄存器与前级的第一寄存器之间存在时序路径时，将后级的第二寄存器的簇识别标记修改为第一寄存器的簇识别标记；遍历全部寄存器后，将具有相同簇识别标记的寄存器分为一簇，不在同一簇的寄存器之间互为逻辑解耦；根据簇识别标记对预布局进行调整，将同一簇的多个寄存器的物理位置按照设计规则调整在一定区域内，构建成一个子时钟域；对每个子时钟域插入一个或多个子根缓冲器，以将每个子时钟域独立接入时钟树，并通过插入的一个或多个子根缓冲器驱动子时钟域内的各寄存器。 |
