一种串行时间码的收发电路
基本信息
| 申请号 | CN202121196571.9 | 申请日 | - |
| 公开（公告）号 | CN216086601U | 公开（公告）日 | 2022-03-18 |
| 申请公布号 | CN216086601U | 申请公布日 | 2022-03-18 |
| 分类号 | H03K5/22（2006.01）I;H03K17/56（2006.01）I | 分类 | 基本电子电路; |
| 发明人 | 王章洁 | 申请（专利权）人 | 影石创新科技股份有限公司 |
| 代理机构 | 深圳青年人专利商标代理有限公司 | 代理人 | 吴桂华 |
| 地址 | 518000广东省深圳市宝安区新安街道海旺社区兴业路1100号金利通金融中心大厦2栋1101，1102，1103 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本实用新型公开了一种串行时间码的收发电路，该电路包括：微控制器芯片，用于将外部输入的电平信号进行解码以生成与所述电平信号相对应的时间码信息；幅值放大器，与所述微控制器芯片连接，用于将所述时间码信息进行编码以生成目标电平信号并输出。本实用新型所述的串行时间码的收发电路解决了现有技术中不同时间码系统电平幅值不一致，相互之间无法直接编解码的问题，同时降低了时间码系统的电路制作成本，扩展了应用的场景。 |
