一种基于FPGA的DPU装置

基本信息

申请号 CN202122964619.2 申请日 -
公开(公告)号 CN216388083U 公开(公告)日 2022-04-26
申请公布号 CN216388083U 申请公布日 2022-04-26
分类号 G06F15/78(2006.01)I 分类 计算;推算;计数;
发明人 严和平 申请(专利权)人 上海芯促信息科技有限公司
代理机构 - 代理人 -
地址 201799上海市青浦区双联路158号2层M区275室
法律状态 -

摘要

摘要 本新型公开了一种基于FPGA的DPU装置,包括:FPGA模块:接收接口模块的外部数据进行运算并将运算结果通过接口模块发送至外部设备;RISC模块:接收FPGA模块运算时的内存管理信号发送至内存管理模块;内存管理模块:管理内存模块与FPGA模块间的数据传输通道;内存模块:包括多个内存组,用于存储FPGA模块进行运算时的临时数据;接口模块:用于提供装置与外部设备的数据互交接口:时序模块:用于产生FPGA模块工作所需的时钟信号;电源模块:为整个DPU装置提供所需工作电压,有效控制内存组与FPGA模块进行数据互交,提高了FPGA模块的数据处理效率,在FPGA模块计算负载过大时保证了溢出数据的安全稳定,并能为FPGA的提供多路计算通道保证的多项目计算正常运行。