一种减少电压差的存储器字线选择电路及芯片和存储器
基本信息
| 申请号 | CN201811438060.6 | 申请日 | - |
| 公开（公告）号 | CN109448772A | 公开（公告）日 | 2019-03-08 |
| 申请公布号 | CN109448772A | 申请公布日 | 2019-03-08 |
| 分类号 | G11C16/08（2006.01）I | 分类 | 信息存储; |
| 发明人 | 张登军; 安友伟; 余作欢; 李建球; 杨小龙; 刘大海; 张亦锋; 李迪; 陈晓君; 逯钊琦 | 申请（专利权）人 | 合肥博雅半导体有限公司 |
| 代理机构 | 广州嘉权专利商标事务所有限公司 | 代理人 | 合肥博雅半导体有限公司 |
| 地址 | 230012 安徽省合肥市新站区当涂北路530号安徽省泰源工程机械有限责任公司研发中心办公楼10楼 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种减少电压差的存储器字线选择电路及芯片和存储器，包括三个P型mos管和三个N型mos管，所述三个P型mos管分别为MP0、MP1和MP2，所述三个N型mos管分别为MN0、MN1和MN2，所述MP0的漏极和MP1和漏极均连接到所述MP2的源极，所述MN0的漏极和MN1和漏极均连接到所述MN2的源极，所述MP2的漏极和MN2的漏极连接并引出字线信号输出端WL，所述MP2的栅极和MN2的栅极分别作为字线控制输入端PVmid和NVmind。本发明能够有效降低电路中的MOS管的电压差，保护MOS管，从而提高电路可靠性和耐久性。 |
