混合非易失性存储器结构及其方法
基本信息
| 申请号 | CN201710842744.1 | 申请日 | - |
| 公开（公告）号 | CN107910031A | 公开（公告）日 | 2018-04-13 |
| 申请公布号 | CN107910031A | 申请公布日 | 2018-04-13 |
| 分类号 | G11C14/00 | 分类 | 信息存储; |
| 发明人 | 骆志炯;王澍;金晓明 | 申请（专利权）人 | 上海博维逻辑半导体技术有限公司 |
| 代理机构 | 北京博雅睿泉专利代理事务所（特殊普通合伙） | 代理人 | 上海博维逻辑半导体技术有限公司 |
| 地址 | 201306 上海市浦东新区泥城镇云端路1412弄15号2楼 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 这里一般描述了用于包括多个SRAM缓冲器的混合非易失性存储器结构的技术。首先通过执行存取队列缓冲读/写操作，可以对非易失性读/写操作实现SRAM存取时间。SRAM缓冲器可以作为系统SRAM共享。在其他示例中，根据一些实施例的混合非易失性存储器可以包括高速块和高耐久性块以存储具有不同存取需求的不同类型的数据。混合非易失性存储器还可以包括用于存储非频繁改变的数据的正常块。 |
