一种FPGA虚拟IO片间互连电路
基本信息
申请号 | CN201510342599.1 | 申请日 | - |
公开(公告)号 | CN104991878B | 公开(公告)日 | 2018-05-22 |
申请公布号 | CN104991878B | 申请公布日 | 2018-05-22 |
分类号 | G06F13/40 | 分类 | 计算;推算;计数; |
发明人 | 吴沙;杨滔 | 申请(专利权)人 | 北京亚科鸿禹电子有限公司 |
代理机构 | 北京润泽恒知识产权代理有限公司 | 代理人 | 北京亚科鸿禹电子有限公司 |
地址 | 100191 北京市海淀区花园路2号牡丹创业楼316、317、318、319室 | ||
法律状态 | - |
摘要
摘要 | 本发明提供了一种FPGA虚拟IO片间互连电路,包括:时钟模块;发送FPGA端电路,包括:数据编码模块,生成编码数据;第一异步FIFO,缓存数据编码模块根据编码时钟和异步FIFO写协议写入的编码数据;发送模块,发送从第一异步FIFO读取的至少两位数据和差分串行时钟,直至发送全部编码数据;传输模块;接收FPGA端电路,包括:接收模块,接收至少两位数据和差分串行时钟,直至接收全部编码数据;第二异步FIFO,缓存接收模块根据异步FIFO写协议和差分串行时钟写入的至少两位数据,直至写入全部编码数据;数据解码模块,将编码数据同步解码。本发明能在很大的范围内随意增加传输带宽和传输速率,还能极大地降低误码率。 |
