一种在多核系统下跨CPU收包的方法及系统
基本信息
| 申请号 | CN201910930107.9 | 申请日 | - |
| 公开（公告）号 | CN110704211B | 公开（公告）日 | 2022-03-11 |
| 申请公布号 | CN110704211B | 申请公布日 | 2022-03-11 |
| 分类号 | G06F9/54（2006.01）I;G06F9/48（2006.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 谢绍新;王中辉 | 申请（专利权）人 | 武汉飞思灵微电子技术有限公司 |
| 代理机构 | 武汉智权专利代理事务所（特殊普通合伙） | 代理人 | 孟欢 |
| 地址 | 430000湖北省武汉市东湖高新技术开发区高新四路6号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种在多核系统下跨CPU收包的方法及系统，涉及家庭网关设备技术领域。该方法包括：根据多核系统的CPU核的数量，为每个CPU分配至少一个收包队列，并分配一个定时器；配置需要跨CPU收包的报文以及用于处理该报文的指定CPU核到驱动层，启动定时器并绑定到所述指定CPU核；当DMA收取报文时，将需要跨CPU收包的报文挂接到所述指定CPU核的收包队列；当定时器到期后，所绑定的指定CPU核从其对应的收包队列中取出相应报文进行处理。本发明不但能在需要CPU参与处理的报文流量过大时，有效保证业务报文（特别是时效性高的报文）得到及时处理，而且硬件复杂度低，使用成本低，满足了实际应用需求。 |
