锁存器、基于电流模逻辑的二分频器电路以及分频器

基本信息

申请号 CN201810428962.5 申请日 -
公开(公告)号 CN108599757A 公开(公告)日 2018-09-28
申请公布号 CN108599757A 申请公布日 2018-09-28
分类号 H03K19/094;H03K23/00 分类 基本电子电路;
发明人 何建中;朱新新 申请(专利权)人 北京何氏咨询策划有限公司
代理机构 北京华仁联合知识产权代理有限公司 代理人 清能华波(北京)科技有限公司
地址 100089 北京市海淀区农大南路1号院2号楼5层办公B-513
法律状态 -

摘要

摘要 本发明公开了一种锁存器、基于电流模逻辑的二分频器电路以及分频器,锁存器包括第一、第二逻辑单元和控制单元,第一逻辑单元包括第一输入端、第二输入端、第一输出端、第二输出端和时钟信号正输入端,第二逻辑单元包括第三输入端、第四输入端、第三输出端、第四输出端和时钟信号负输入端,第一输出端与第三输入端和第四输出端耦接,第二输出端与第三输出端和第四输入端耦接;控制单元耦接于第一逻辑单元与电源之间,以及第二逻辑单元与电源之间,通过电阻调节控制电源与地线之间的电流通路。本发明提供了一种输出端电阻值可控的锁存器,基于该锁存器实现的分频器能够消除现有分频器分频范围窄的问题,很大程度上提高分频器的分频范围。