一种基于FPGA的静态时序分析延迟计算加速系统及方法
基本信息
| 申请号 | CN202111399112.5 | 申请日 | - |
| 公开（公告）号 | CN113822003A | 公开（公告）日 | 2021-12-21 |
| 申请公布号 | CN113822003A | 申请公布日 | 2021-12-21 |
| 分类号 | G06F30/3315（2020.01）I | 分类 | 计算；推算；计数; |
| 发明人 | 罗召建;陈刚 | 申请（专利权）人 | 南京集成电路设计服务产业创新中心有限公司 |
| 代理机构 | 北京德崇智捷知识产权代理有限公司 | 代理人 | 王金双 |
| 地址 | 211800江苏省南京市浦口区华创路73号高新总部大厦（原韦恩大厦）A座7楼 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 一种基于FPGA的静态时序分析延迟计算加速系统，包括，上位机和FPGA加速卡，其中，所述上位机，其通过文件读写，向所述FPGA加速卡发送延迟计算请求数据并从所述FPGA加速卡读取计算结果；所述FPGA加速卡，其接收上位机发送的延迟计算请求数据并进行计算，将计算结果发送给所述上位机；在系统内虚拟负责请求的文件和负责输出结果的文件，供所述上位机完成延迟计算请求数据的发送和计算结果的读取。本发明还提供了一种基于FPGA的静态时序分析延迟计算加速方法，大大提高了计算吞吐率，降低了资源消耗；降低了触发器和寄存器资源的消耗，有利于FPGA实现时的时序收敛。 |
