一种叠加式多芯片QFN封装方法
基本信息
| 申请号 | CN201910494470.0 | 申请日 | - |
| 公开（公告）号 | CN110190003B | 公开（公告）日 | 2021-07-30 |
| 申请公布号 | CN110190003B | 申请公布日 | 2021-07-30 |
| 分类号 | H01L21/56（2006.01）I;H01L21/48（2006.01）I | 分类 | 基本电气元件; |
| 发明人 | 彭勇;谢兵;赵从寿;韩彦召;王钊;周根强;金郡;唐振宁;倪权;张振林 | 申请（专利权）人 | 池州华宇电子科技股份有限公司 |
| 代理机构 | - | 代理人 | - |
| 地址 | 247100 安徽省池州市经济技术开发区电子信息产业园10号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种叠加式多芯片QFN封装方法，通过设置厚度为0.025mm胶层的胶膜的来替代传统厚度为0.05mm的银浆，使得芯片整体高度降低0.025mm。采用20um软铜线的反向键合方式，将最大高度仅有0.1mm的植球点设置在顶层的中间晶圆上，使用20um软铜线从植球点侧面引线将中间晶圆与第一晶圆连接，使得芯片整体高度降低0.1mm，满足QFN封装要求，同时，能有效加大中间晶圆与第一晶圆连接的线弧长度，一方面是提高了作业可行性，另一方面长线弧能应力低，有效提高连接的可靠性；采用25um软铜线的的常规键合方式，能有效降低生产成本。 |
