一种降低导通电阻的功率半导体器件结构及其制备方法
基本信息
申请号 | CN202110105602.3 | 申请日 | - |
公开(公告)号 | CN112951907A | 公开(公告)日 | 2021-06-11 |
申请公布号 | CN112951907A | 申请公布日 | 2021-06-11 |
分类号 | H01L29/739;H01L29/423;H01L21/329 | 分类 | 基本电气元件; |
发明人 | 李钊君;田鸿昌;何晓宁;陈晓炜;弓小武 | 申请(专利权)人 | 陕西半导体先导技术中心有限公司 |
代理机构 | 西安乾方知识产权代理事务所(特殊普通合伙) | 代理人 | 胡思棉 |
地址 | 710000 陕西省西安市高新区丈八街办丈八四路20号5幢16层 | ||
法律状态 | - |
摘要
摘要 | 一种降低导通电阻的功率半导体器件结构及制备方法,包括N‑漂移区,位于N‑漂移区上面的Pbody、N+源区、P+接触区,沟槽栅自Pbody区垂直深入至N‑漂移区,在N‑漂移区背面形成有P+集电区;在所述Pbody区与N‑漂移区接触面间引入有一层N型薄层空穴势垒层;所述N型薄层空穴势垒层的掺杂浓度高于N‑漂移区的掺杂浓度且低于Pbody区掺杂浓度。本发明通过N型薄层空穴势垒层的引入可以阻止集电极P+区内的空穴进入Pbody区,因而大量的空穴储存在N‑漂移区内,增大了漂移区的非平衡载流子浓度,导致器件正向导通时N‑漂移区电阻Rdrift降低,从而降低器件导通电阻。 |
