一种RapidIO低延时、高传输效率架构实现方法及电子设备
基本信息
| 申请号 | CN202111352749.9 | 申请日 | - |
| 公开（公告）号 | CN114095580A | 公开（公告）日 | 2022-02-25 |
| 申请公布号 | CN114095580A | 申请公布日 | 2022-02-25 |
| 分类号 | H04L69/00（2022.01）I;H04L69/28（2022.01）I;H04L69/40（2022.01）I;H04L49/10（2022.01）I | 分类 | 电通信技术; |
| 发明人 | 刘长江;朱珂;汪欣;陈艇;徐庆阳;谭力波;王盼;陈德沅;钟丹;杨晓龙 | 申请（专利权）人 | 天津芯海创科技有限公司 |
| 代理机构 | 天津企兴智财知识产权代理有限公司 | 代理人 | 陈雅洁 |
| 地址 | 300457天津市滨海新区经济技术开发区信环西路19号2号楼2201室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供了一种RapidIO低延时、高传输效率架构实现方法，在物理层、传输层、逻辑层均采用同一时钟域，采用了统一的时钟架构，其中，物理层的物理编码子层的发送侧和接收侧均应用跨时钟域模块，用以实现不同时钟域的跨接。本发明所述的RapidIO低延时、高传输效率架构实现方法能够实现传统RapidIO控制器两侧不同时钟域数据的正常传输，并且由于简化了部分模块之间的时钟关系，有利于功能逻辑开发设计，更为主要的是去除了多余跨时钟操作过程中带来的传输时延，将极大简化RapidIO控制器时钟结构和逻辑开发。 |
