余数计算电路、除法单元及除法器
基本信息
| 申请号 | CN201820254329.4 | 申请日 | - |
| 公开（公告）号 | CN208126368U | 公开（公告）日 | 2018-11-20 |
| 申请公布号 | CN208126368U | 申请公布日 | 2018-11-20 |
| 分类号 | G06F7/535 | 分类 | 计算；推算；计数; |
| 发明人 | 古进 | 申请（专利权）人 | 上海昴星微电子有限公司 |
| 代理机构 | 北京卓特专利代理事务所（普通合伙） | 代理人 | 北京忆芯科技有限公司;上海昴星微电子有限公司 |
| 地址 | 100085 北京市海淀区创业中路32号楼32-1-1-167室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本实用新型提供一种余数计算电路、除法单元及除法器。本实用新型的除法器用于计算N进制数除以N‑1的余数，被除数AxAx‑1A…A1A0是x+1位的N进制数，Ax到A0各自是1位N进制数，Ax是被除数的最高位，A0是被除数的最低位，Ak是与Ak‑1相邻的高位，其中1≤k≤x，N、x与k是非零自然数，包括x+1个除法单元，除法单元DIVj的被除数输入端的低位耦合到Aj，高位耦合到除法单元DIVj+1输出的余数Ej+1，除法单元DIVj的输出的商作为所述除法器的商Dj，除法单元DIVj的输出的余数Ej耦合到除法单元DIVj‑1的被除数的高位，其中j为自然数且1≤j≤x‑1。 |
