半导体器件的形成方法
基本信息
| 申请号 | CN201910450593.4 | 申请日 | - |
| 公开（公告）号 | CN110085516B | 公开（公告）日 | 2022-03-18 |
| 申请公布号 | CN110085516B | 申请公布日 | 2022-03-18 |
| 分类号 | H01L21/28（2006.01）I | 分类 | 基本电气元件; |
| 发明人 | 田志;李娟娟;陈昊瑜;邵华 | 申请（专利权）人 | 上海华力微电子有限公司 |
| 代理机构 | 上海思微知识产权代理事务所（普通合伙） | 代理人 | 屈蘅 |
| 地址 | 201315上海市浦东新区良腾路6号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供了一种半导体器件的形成方法，包括：提供衬底，所述衬底包括；在所述衬底上形成氧化层和浮栅层；刻蚀所述浮栅层、所述氧化层和所述衬底形成浅沟槽隔离结构；刻蚀所述浅沟槽隔离结构的边缘部分；在剩余的所述浅沟槽隔离结构上形成ONO层；在所述ONO层上形成控制栅层。在本发明提供的半导体器件的形成方法中，形成的ONO层具有台阶，但是台阶的垂直部分与浮栅层中间具有一定厚度的浅沟槽隔离结构，因此台阶的垂直部分不具有电容值，因此也不会影响到实际的ONO层的电容值。这种形成方法中，提高了测得的实际ONO值准确度，从而提高了ONO厚度的测量的准确度。 |
