芯片的时钟树布图方法及装置
基本信息
| 申请号 | CN202010816313.X | 申请日 | - |
| 公开（公告）号 | CN112084733A | 公开（公告）日 | 2020-12-15 |
| 申请公布号 | CN112084733A | 申请公布日 | 2020-12-15 |
| 分类号 | G06F30/3315(2020.01)I | 分类 | 计算；推算；计数; |
| 发明人 | 曾健忠 | 申请（专利权）人 | 深圳天狼芯半导体有限公司 |
| 代理机构 | 深圳中一联合知识产权代理有限公司 | 代理人 | 深圳天狼芯半导体有限公司 |
| 地址 | 518000广东省深圳市福田区梅林街道孖岭社区凯丰路10号翠林大厦8层806J | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本申请适用于集成电路设计及版图领域，提供了芯片的时钟树布图方法及装置，包括：首先根据芯片的尺寸大小将所述芯片划分为多个时钟区域；然后在每个时钟区域内设置至少一个子锁相环的控制输出电路；其中，子锁相环的控制输出电路包括滤波器、压控振荡器、电荷泵和分频器；各个子锁相环的控制输出电路为各自所在的时钟区域内的多个逻辑电路提供第一时钟信号；将各个子锁相环的鉴相器排布在时钟源的周围；连接每个子锁相环的鉴相器和时钟源；从而减小了各个逻辑电路的时钟信号的路径延时，在超低工作电压下无需插入过多的时钟缓冲器以平衡路径延时，可实现超低工作电压下芯片的时钟信号的同步。 |
