一种基于外延沟道的MOSFET器件及其制备方法
基本信息
申请号 | CN202011322803.0 | 申请日 | - |
公开(公告)号 | CN114530370A | 公开(公告)日 | 2022-05-24 |
申请公布号 | CN114530370A | 申请公布日 | 2022-05-24 |
分类号 | H01L21/28(2006.01)I;H01L21/336(2006.01)I;H01L29/51(2006.01)I;H01L29/78(2006.01)I;H01L29/786(2006.01)I | 分类 | 基本电气元件; |
发明人 | 李鑫 | 申请(专利权)人 | 瑶芯微电子科技(上海)有限公司 |
代理机构 | 西安嘉思特知识产权代理事务所(普通合伙) | 代理人 | - |
地址 | 200120上海市浦东新区中国(上海)自由贸易试验区蔡伦路1690号3幢405、416室 | ||
法律状态 | - |
摘要
摘要 | 本发明涉及一种基于外延沟道的MOSFET器件及其制备方法,方法包括:选取N型衬底层;在N型衬底层上形成N型外延层;在N型外延层的两端的内表面形成P阱注入区;在P阱注入区的内表面形成N+注入区和P+注入区,两个N+注入区位于两个P+注入区之间;在部分N型外延层、部分P阱注入区和部分N+注入区上形成外延沟道层;热氧化外延沟道层和N型外延层形成第一栅氧化层、位于第一栅氧化层和N型外延层上的第二栅氧化层;在P+注入区和部分N+注入区上形成源极;在N型衬底层的下表面形成漏极;在第二栅氧化层上形成栅极。本发明形成了外延沟道层,并对该外延沟道层进行了氧化处理,通过氧化方法形成栅氧化层,由此可以有效避免传统结构中沟道处的C簇问题,从而降低沟道缺陷密度、提升沟道迁移率、改善器件的可靠性。 |
