伽罗瓦域编码器中高速并行信号处理实现方法及装置
基本信息
| 申请号 | CN202110179162.6 | 申请日 | - |
| 公开（公告）号 | CN112953563A | 公开（公告）日 | 2021-06-11 |
| 申请公布号 | CN112953563A | 申请公布日 | 2021-06-11 |
| 分类号 | H03M13/15 | 分类 | 基本电子电路; |
| 发明人 | 刘大可;刘邵晗;薛萍 | 申请（专利权）人 | 极芯通讯技术（南京）有限公司 |
| 代理机构 | 北京路浩知识产权代理有限公司 | 代理人 | 马瑞 |
| 地址 | 211800 江苏省南京市自贸区南京片区江浦街道浦滨路320号科创总部大厦C座908室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供一种伽罗瓦域编码器中高速并行信号处理实现方法及装置。其中，该方法包括：预先构建伽罗瓦域编码器对应的基于查找表的并行结构；基于所述并行结构获取输入的待编码信息；基于伽罗瓦域信道编码的类型，确定相应的查找表；基于预先配置的相应的编码参数以及所述查找表，对所述待编码信息进行并行伽罗瓦域编码处理，得到相应的编码结果。采用本发明公开的伽罗瓦域编码器中高速并行信号处理实现方法，能够利用通用的并行结构，节省逻辑资源，避免了重复性的设计工作，加快了开发进度，能够同时计算出连续多个输入信息的编码结果，用存储资源换取编码速度的增大，大大缩短了编码时间，有效提高了伽罗瓦域信道编码效率。 |
