一种基于IP核的SoC可视化设计方法
基本信息
| 申请号 | CN201810710817.6 | 申请日 | - |
| 公开（公告）号 | CN108920825A | 公开（公告）日 | 2018-11-30 |
| 申请公布号 | CN108920825A | 申请公布日 | 2018-11-30 |
| 分类号 | G06F17/50 | 分类 | 计算；推算；计数; |
| 发明人 | 袁本荣;朱昱;王建 | 申请（专利权）人 | 山东芯革电子科技有限公司 |
| 代理机构 | - | 代理人 | - |
| 地址 | 250101 山东省济南市高新区舜华路2000号舜泰广场8号楼1-901-13 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供一种基于IP核的SoC可视化设计方法，所述可视化设计方法包括：产品规范及设计工具，创建系统，IP核的IP‑XACT封装，可视化电路设计及自动布线，生成RTL级代码，仿真验证前仿真，图版规划、后仿真及物理验证等，流片。本发明采用可视化的编辑方式来完成RTL级前仿电路的设计，进而导出为硬件描述语言的RTL级代码，避免手动编写RTL级代码，极大的提升了电路设计的速度和效率，同时也减少了由于直接编写RTL代码带来的语法或功能错误。 |
