一种FPGA高速收发器及其动态控制方法
基本信息
| 申请号 | CN202111387606.1 | 申请日 | - |
| 公开（公告）号 | CN113821019B | 公开（公告）日 | 2022-03-04 |
| 申请公布号 | CN113821019B | 申请公布日 | 2022-03-04 |
| 分类号 | G05B23/02（2006.01）ICN 207989024 U,2018.10.19;CN 113535619 A,2021.10.22;TW 202127827 A,2021.07.16;CN 102243189 A,2011.11.16;CN 112542210 A,2021.03.23;CN 209879292 U,2019.12.31;CN 110572299 A,2019.12.13;CN 204331457 U,2015.05.13;CN 103152109 A,2013.06.12;CN 109791055 A,2019.05.21;CN 106569417 A,2017.04.19;CN 112042156 A,2020.12.04;CN 108362995 A,2018.08.03;CN 107506279 A,2017.12.22;CN 103117810 A,2013.05.22;CN 109947073 A,2019.06.28;CN 112019277 A,2020.12.01;US 8222954 B1,2012.07.17;US 2019092308 A1,2019.03.28 R. Giordano.Performance of a high-frequency synthesizable digitally-controlled oscillator.《2014 IEEE Nuclear Science Symposium and Medical Imaging Conference （NSS/MIC）》.2014,第1-2页.;王红兵.基于FPGA的高速数据传输研究.《通信与网络》.2016,第42-45页. | 分类 | 控制；调节; |
| 发明人 | 刘志明;郜爱萍 | 申请（专利权）人 | 成都市卫莱科技有限公司 |
| 代理机构 | 成都时誉知识产权代理事务所（普通合伙） | 代理人 | 李双 |
| 地址 | 610000四川省成都市高新区西芯大道5号5栋5层2号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种FPGA高速收发器动态控制方法，包括如下步骤：对FPGA高速收发器进行故障测试，设置限制温度，采集测试过程中FPGA高速收发器温度到达限制温度的第一时长；散热器控制装置控制散热装置以峰值功率运行，采集测试过程中FPGA高速收发器温度到达限制温度的第二时长；根据第一时长和第二时长的比值，得到散热装置散热级数，根据第一时长和第二时长的差值，得到FPGA高速收发器的峰值速率极限运行时长，根据的峰值速率极限运行时长对FPGA高速收发器进行传输速率调整，通过本发明，可以实现让FPGA收发器适应不同的环境，并能够在不同环境中稳定正常的运行的作用。 |
