半导体器件的制造方法
基本信息
| 申请号 | CN202011280137.9 | 申请日 | - |
| 公开（公告）号 | CN114512403A | 公开（公告）日 | 2022-05-17 |
| 申请公布号 | CN114512403A | 申请公布日 | 2022-05-17 |
| 分类号 | H01L21/336（2006.01）I;H01L21/28（2006.01）I;H01L21/04（2006.01）I;H01L29/06（2006.01）I;H01L29/08（2006.01）I;H01L29/423（2006.01）I;H01L29/78（2006.01）I | 分类 | 基本电气元件; |
| 发明人 | 龚轶;刘伟;毛振东;徐真逸 | 申请（专利权）人 | 苏州东微半导体股份有限公司 |
| 代理机构 | 北京品源专利代理有限公司 | 代理人 | - |
| 地址 | 215123江苏省苏州市苏州工业园区金鸡湖大道99号苏州纳米城西北区20栋405-406 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种半导体器件的制造方法，首先，栅极沟槽和源极沟槽在同一步刻蚀工艺中同时形成，并且可以在源极沟槽内自对准的接触p型半导体层和p型掺杂区，工艺过程简单；其次，在栅极沟槽的下部内形成第一绝缘层和第一栅极，在栅极沟槽的上部内形成第二绝缘层和第二栅极，厚的第一绝缘层可以保护第二栅极不容易被击穿，第一栅极可以增加栅极沟槽底部附近的电场，提高半导体器件的耐压；再次，源极沟槽的底部可以深入第二n型半导体层内，源极沟槽下方的p型掺杂区可以增加源极沟槽底部附近的电场，把半导体器件内的最高电场限定在源极沟槽的底部附近，保护栅极沟槽内的栅极不容易被击穿并提高半导体器件的耐压。 |
