SM3算法的硬件实现装置

基本信息

申请号 CN202110552612.1 申请日 -
公开(公告)号 CN113300829A 公开(公告)日 2021-08-24
申请公布号 CN113300829A 申请公布日 2021-08-24
分类号 H04L9/06(2006.01)I 分类 电通信技术;
发明人 冯炫博;张亚国;李正卫 申请(专利权)人 深圳智微电子科技有限公司
代理机构 郑州睿信知识产权代理有限公司 代理人 吴敏
地址 518000广东省深圳市南山区西丽街道西丽社区留新四街万科云城三期C区八栋A座4005房
法律状态 -

摘要

摘要 本发明涉及一种SM3算法的硬件实现装置,属于信息安全技术领域。装置包括:16个基础消息字寄存器,首先存储初始的16个消息字,然后在进行SM3算法的64轮扩展计算中,对16个基础消息字寄存器进行操作,操作包括:第0轮~第11轮的不重新赋值操作,以及第12轮~第63轮动态赋值操作:将16个基础消息字寄存器按照顺序编码,将后一个基础消息字寄存器中的消息字赋值给前一个基础消息字寄存器,将第三动态消息字寄存器中的消息字赋值给最后一个基础消息字寄存器;3个动态消息字寄存器,用于在每轮扩展计算中动态存储消息字,每轮消息字的动态更新。该装置减少了寄存器的数量,进而减少了硬件装置的面积,节约了成本以及功耗,更加具有实际工程应用价值。