一种具有超结结构的VDMOS器件及其制作方法
基本信息
申请号 | CN201810162803.5 | 申请日 | - |
公开(公告)号 | CN108365010B | 公开(公告)日 | 2021-08-24 |
申请公布号 | CN108365010B | 申请公布日 | 2021-08-24 |
分类号 | H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/336(2006.01)I | 分类 | 基本电气元件; |
发明人 | 王海韵;储团结;丛艳欣;李亚娜 | 申请(专利权)人 | 天津中科先进技术产业有限公司 |
代理机构 | 北京天奇智新知识产权代理有限公司 | 代理人 | 龙涛 |
地址 | 300392天津市滨海新区高新区华苑产业区(环外)海泰发展六道3号星企一号创新工场研发中心301 | ||
法律状态 | - |
摘要
摘要 | 本发明提供了一种具有超结结构的VDMOS器件及其制作方法,涉及半导体集成电路技术领域,包括:N型衬底、N+区、P‑体区、PN交替超结区、N+源区、栅极氧化层、多晶硅栅极、介质层隔离、器件源极金属和器件漏极金属。N+区的内表面向中央区延伸为P‑体区,PN交替超结区位于N+区的中央区的两侧、N+区与P‑体区之间,P‑体区的上表面与PN交替超结区相连接处设有N+源区。该技术方案通过采用多层结构的PN交替超结区,提高了VDMOS器件单位面积内耐压能力,将传统MOS器件的漏极与源极之间间隔的外延层内部引入高掺杂的N+区,降低了外延层的电阻率,进而减小了VDMOS器件导通电阻,进而缓解了现有技术存在的结构耐压程度差、导通电阻大的技术问题。 |
