一种基于FPGA的新型全数字串/并转换系统专利查询专利号|摘要-满商公司网

一种基于FPGA的新型全数字串/并转换系统

基本信息

申请号	CN201620333068.6	申请日	-
公开（公告）号	CN205584179U	公开（公告）日	2016-09-14
申请公布号	CN205584179U	申请公布日	2016-09-14
分类号	H03M9/00(2006.01)I	分类	基本电子电路;
发明人	段克涛	申请（专利权）人	武汉智明力强光电系统有限公司
代理机构	-	代理人	-
地址	430074 湖北省武汉市东湖高新技术开发区光谷大道58号光谷总部国际（关南福星医药园）1栋18层6号房
法律状态	-

摘要

本实用新型公开了一种基于FPGA的新型全数字串/并转换系统，由时钟产生单元、数据抽样延迟线、数据恢复状态机和输出弹性缓冲器组成，所述数据抽样延迟线每个通道的输入数据利用8抽头的延迟线进行异步抽样，所述数据恢复状态机通过边沿检测机从数据抽样延迟线中选择有效抽样，并根据延时线的位置指示信号通过两个8∶1选择器选择上升沿采样和下降沿采样，再传递给输出弹性缓冲器，所述输出弹性缓冲器把1bit622Mb/s的数据串化为5bit/124.4MHz或8bit/77MHz的数并输出，所述时钟产生单元用于驱动数据恢复状态机，采用异步数据捕获技术，它不使用DCM就可以实现数据恢复，而且能获得更高的速度和性能，具有比较高的噪声容限和比较低的功率损耗，也易于用FPGA对其进行实现。