集成电路及其制备方法
基本信息
| 申请号 | CN201710323449.5 | 申请日 | - |
| 公开（公告）号 | CN108878471B | 公开（公告）日 | 2021-10-01 |
| 申请公布号 | CN108878471B | 申请公布日 | 2021-10-01 |
| 分类号 | H01L27/22（2006.01）I;H01L23/528（2006.01）I;H01L21/768（2006.01）I | 分类 | 基本电气元件; |
| 发明人 | 刘少鹏;陆宇 | 申请（专利权）人 | 浙江驰拓科技有限公司 |
| 代理机构 | 北京康信知识产权代理有限责任公司 | 代理人 | 韩建伟;谢湘宁 |
| 地址 | 311121 浙江省杭州市余杭区文一西路1500号1幢311 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供了一种集成电路及其制备方法。该集成电路包括顺序层叠设置的半导体衬底、逻辑器件、下金属互连层、中间介质层和上金属互连层，中间介质层中设置有MRAM和第一导体，下金属互连层和上金属互连层通过第一导体电连接，MRAM包括依次叠置在中间介质层中的第二导体、下电极、存储单元、上电极和第三导体，且下电极通过第二导体与下金属互连层电连接，第三导体和上金属互连层电连接。由于上述MRAM中的下电极通过第二导体与下金属互连层连接，不仅能够减小孔的电阻，还能够对下电极进行不同材料和工艺上的选择进行调整，从而使MRAM能够具有优异的存储性能，进而使集成有MRAM与逻辑器件的集成电路能够具有优异的性能。 |
