一种针对集成电路异质型逻辑单元的重综合方法
基本信息
| 申请号 | CN201210559839.X | 申请日 | - |
| 公开（公告）号 | CN103886118B | 公开（公告）日 | 2017-03-29 |
| 申请公布号 | CN103886118B | 申请公布日 | 2017-03-29 |
| 分类号 | G06F17/50(2006.01)I | 分类 | 计算；推算；计数; |
| 发明人 | 张峰;王作建;吴洋;于芳;刘忠立 | 申请（专利权）人 | 北京飘石科技有限公司 |
| 代理机构 | 中科专利商标代理有限责任公司 | 代理人 | 任岩 |
| 地址 | 100083 北京市朝阳区北土城西路3号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种针对集成电路异质型逻辑单元的重综合方法，包括：逆拓扑序排列工艺映射后网表中所有节点；计算每个节点的cut；计算每个cut的函数f(X)；对函数f(X)进行分解；用功能性等价的LUTs结构与函数f(X)进行布尔匹配。利用本发明，能充分利用异质型逻辑单元中所有逻辑资源，从而减少所使用的LUT数。本发明能够广泛应用于工艺映射后重综合，能够在不损害电路延时的情况下去减小电路面积，降低设计成本，具有广阔的市场前景和应用价值。 |
