一种用于芯片的嵌入式封装结构及其制作方法
基本信息
| 申请号 | CN202110774904.X | 申请日 | - |
| 公开（公告）号 | CN113284863A | 公开（公告）日 | 2021-08-20 |
| 申请公布号 | CN113284863A | 申请公布日 | 2021-08-20 |
| 分类号 | H01L23/31（2006.01）I;H01L23/13（2006.01）I;H01L23/14（2006.01）I;H01L23/15（2006.01）I;H01L23/48（2006.01）I;H01L23/495（2006.01）I;H01L25/04（2014.01）I;H01L21/48（2006.01）I;H01L21/52（2006.01）I;H01L21/56（2006.01）I;H01L21/60（2006.01）I | 分类 | 基本电气元件; |
| 发明人 | 杨贵;郑亚平;陈春;武守坤;廖航;曹静静;樊廷慧;李波 | 申请（专利权）人 | 深圳市金百泽科技有限公司 |
| 代理机构 | 深圳市千纳专利代理有限公司 | 代理人 | 王庆凯 |
| 地址 | 516081广东省惠州市大亚湾区响水河龙山六路 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种用于芯片的嵌入式封装结构，包括基板、衬底、胶体，基板上开设有容置槽，衬底安装于基板底部，芯片安装于容置槽内，使用塑模将胶体注塑于所述基板上或者直接使用绝缘胶膜压合于所述基板上；上述用于芯片的嵌入式封装结构的有益效果为：通过金线将芯片邦定于容置槽内，有效降低封装结构整体厚度，相应缩减终端产品体积或增加实现其他功能的空间；将衬底安置于基板的底部，提升封装可靠性，不仅提升了芯片衬底面的平整度而且可以根据衬底物料特性提升其他产品特性；降低过程报废成本，芯片和封装基板封装测试前可以实现独立检验，挑选良品进行封装测试，避免封装测试前的不良产品产生；实现多芯片封装（2.5D或3D封装）。 |
