一种基于非整数多倍行高单元的集成电路全局布局方法
基本信息
| 申请号 | CN202110829312.3 | 申请日 | - |
| 公开（公告）号 | CN113468847A | 公开（公告）日 | 2021-10-01 |
| 申请公布号 | CN113468847A | 申请公布日 | 2021-10-01 |
| 分类号 | G06F30/392（2020.01）I;G06F30/3947（2020.01）I;G06F30/398（2020.01）I;G06K9/62（2006.01）I;G06F111/04（2020.01）N | 分类 | 计算；推算；计数; |
| 发明人 | 李旭;黄志鹏;鲁振楷;陈建利 | 申请（专利权）人 | 上海立芯软件科技有限公司 |
| 代理机构 | 福州元创专利商标代理有限公司 | 代理人 | 郭东亮;蔡学俊 |
| 地址 | 201306上海市浦东新区中国（上海）自由贸易试验区临港新片区云汉路979号2楼 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提出一种基于非整数多倍行高单元的集成电路全局布局方法，包括BestChoice聚类算法的使用，含以下步骤；步骤S1、确定NIMH单元约束条件；步骤S2、按NIMH单元约束条件修改BestChoice聚类算法中的代价函数，并对具有相同高度的单元引入伪网以满足NIMH单元约束条件；步骤S3、当获得单元粗略布局后，把芯片平均分成M×N个不重叠的区域网格并对网格进行分类；步骤S4、估计和最小化断路器单元面积，把不连通区域变为连通区域以减少边界的长度；把单元从错误区域取出；步骤S5、对半周长线长HPWL进行近似处理，将布局问题转化为无约束最小化问题后求解；步骤S6、对EPIST算法提供其所需的全局收敛性分析，提升EPIST算法的计算效率；本发明能有效地优化集成电路全局布局的设计工作。 |
