数据交织方法及FPGA
基本信息
| 申请号 | CN202111607838.3 | 申请日 | - |
| 公开（公告）号 | CN113992212B | 公开（公告）日 | 2022-03-22 |
| 申请公布号 | CN113992212B | 申请公布日 | 2022-03-22 |
| 分类号 | H03M13/27（2006.01）ICN 101707490 A,2010.05.12;CN 104184536 A,2014.12.03;CN 101534130 A,2009.09.16;CN 110278000 A,2019.09.24;CN 113258940 A,2021.08.13;CN 101771422 A,2010.07.07;US 10044369 B1,2018.08.07;US 6971057 B1,2005.11.29;US 2012320852 A1,2012.12.20 Yong Fang等.Block-Interleaved Error-Resilient Entropy Coding.《2007 IEEE International Symposium on Circuits and Systems （ISCAS）》.2007,全文.;廖灿辉等.基于迭代的同频混合信号单通道盲分离/译码算法.《通信学报》.2011,第32卷（第8期）,111-117. | 分类 | 基本电子电路; |
| 发明人 | 黄海莲;邹刚;张哲;赵深林;刘波 | 申请（专利权）人 | 成都星联芯通科技有限公司 |
| 代理机构 | 北京超凡宏宇专利代理事务所（特殊普通合伙） | 代理人 | 彭星 |
| 地址 | 610000四川省成都市高新区西芯大道5号6栋7楼1号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明涉及译码技术领域，提供了一种数据交织方法及FPGA，所述方法包括：获取每一译码器在当前时刻所需访问的数据在每一译码器内部的数据偏移；按照预设交织规则，从多个存储器中确定与每一译码器的数据偏移对应的目标存储器及在目标存储器中的目标存储块，其中，任意两个译码器在当前时刻的目标存储器及在对应目标存储器中的目标存储块均不同；按照每一译码器的目标存储器的目标存储块，访问每一译码器与数据偏移对应的交织后的数据。本发明在不增加存储器的情况下，避免了多个译码器并行译码时数据交织产生地址冲突。 |
