首页/ 上海领微科技有限公司/ 专利详情

带有寄存器预读写优化硬件栈的数字信号处理器

基本信息

申请号 CN200410015735.8 申请日 -
公开（公告）号 CN1259619C 公开（公告）日 2006-06-14
申请公布号 CN1259619C 申请公布日 2006-06-14
分类号 G06F9/30(2006.01) 分类 计算；推算；计数;
发明人 李宇飞;陈健 申请（专利权）人 上海领微科技有限公司
代理机构 上海交达专利事务所 代理人 毛翠莹
地址 200240上海市闵行区东川路800号
法律状态 -

摘要

摘要 一种带有寄存器预读写优化硬件栈的数字信号处理器，在程序控制单元内部特别设计的硬件栈控制单元包括两组分开编址的硬件栈，两组影子寄存器，栈读写控制单元和预读预写控制单元。两组奇偶分开编址的硬件栈分别通过两个选择器与预读预写控制单元相连，预读预写控制单元通过译码器与两组影子寄存器相连，两组影子寄存器也分别通过两个选择器与栈读写控制单元相连，最后栈读写控制单元与数据总线以及预读预写控制单元相连。本发明利用两组分开编址的硬件栈，两组影子寄存器以及相应的控制单元，实现处理器内核对硬件栈单周期读写访问, 使得数字信号处理器在任何情况下都能够以核心工作频率访问硬件栈，提高了数字信号处理器的执行效率。