具有高效取模寻址单元的数字信号处理器

基本信息

申请号 CN200410015736.2 申请日 -
公开(公告)号 CN1259621C 公开(公告)日 2006-06-14
申请公布号 CN1259621C 申请公布日 2006-06-14
分类号 G06F9/34(2006.01) 分类 计算;推算;计数;
发明人 徐如淏;陈健 申请(专利权)人 上海领微科技有限公司
代理机构 上海交达专利事务所 代理人 毛翠莹
地址 200240上海市闵行区东川路800号
法律状态 -

摘要

摘要 一种具有高效取模寻址单元的数字信号处理器,在地址产生单元内设置的取模寻址单元包括基址寄存器组,变址寄存器组,模数寄存器组,全加器,进位保留加法器和数据选择器,基址寄存器,变址寄存器和模数寄存器接受从有效地址准备单元传来的数据信息,基址寄存器和变址寄存器的值分别输入到一个全加器和进位保留加法器,同时模数寄存器的值也输入到该进位保留加法器,进位保留加法器的两个输出作为中间结果又输入到另一个全加器,同时该加法器的进位输出端连到数据选择器上,来选择两个加法器的输出结果。本发明使 得数字信号处理器取模单元的时延降低,同时由于省去了复杂的比较器而减少了芯片面积,提高了芯片的性能,增加了它的性价比。