存算一体芯片并行工作的流水线控制方法
基本信息
| 申请号 | CN202011187603.9 | 申请日 | - |
| 公开（公告）号 | CN112231631A | 公开（公告）日 | 2021-01-15 |
| 申请公布号 | CN112231631A | 申请公布日 | 2021-01-15 |
| 分类号 | G06F17/16;G06F7/544;G06N3/04;G06N3/063 | 分类 | 计算；推算；计数; |
| 发明人 | 王绍迪 | 申请（专利权）人 | 北京知存科技有限公司 |
| 代理机构 | - | 代理人 | - |
| 地址 | 100083 北京市海淀区学院路35号世宁大厦1707 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明提供一种存算一体芯片并行工作的流水线控制方法，所述存算一体芯片包括多个阵列排布的存算一体单元阵列，同行的存算一体单元阵列共用DAC，同列的存算一体单元阵列共用ADC，非同行非同列的存算一体单元阵列可以同时并行工作，并行工作的每个存算一体单元阵列用于实现一层神经网络的矩阵乘加运算；所述存算一体芯片并行工作的流水线控制方法包括：获取实现一层神经网络的各步骤的时延；根据各步骤的时延对同时并行工作的非同行非同列的多个存算一体单元阵列进行流水线控制，实现多任务时分复用，提高处理速度，提高吞吐量。 |
