一种宽频带收发芯片内部高精度PLL输出频率的校准方法
基本信息
申请号 | CN202110473115.2 | 申请日 | - |
公开(公告)号 | CN113328744A | 公开(公告)日 | 2021-08-31 |
申请公布号 | CN113328744A | 申请公布日 | 2021-08-31 |
分类号 | H03L7/18(2006.01)I;H04B17/11(2015.01)I;H04B17/21(2015.01)I | 分类 | 基本电子电路; |
发明人 | 马利涛;李仲茂;邱昕 | 申请(专利权)人 | 郑州中科集成电路与信息系统产业创新研究院 |
代理机构 | 郑州天阳专利事务所(普通合伙) | 代理人 | 李松莲 |
地址 | 450001河南省郑州市高新技术产业开发区长椿路6号智美大厦 | ||
法律状态 | - |
摘要
摘要 | 一种宽频带收发芯片内部高精度PLL输出频率的校准方法,在确定宽频带收发芯片PLL频率误差范围后,根据系统特性选取参考点进行测量,得到一组结果,然后将宽频带收发芯片PLL各个频率误差等级值在此组结果内进行线性插值,得到频率误差与频率控制字之间的折线关系模型,然后将此模型算法写入系统中,以芯片内部PLL频率控制字设置频率值为基准,采用线性耦合的方式,对芯片内部PLL的频率进行校准,给出折线模型算法的操作流程,实现对宽频带收发芯片内部的PLL输出频率进行校准;通过算法对系统本振频率进行校准,降低了系统成本及电路的复杂程度,降低了算法对CPU的占用时间,可以提高系统CPU利用率,有显著的社会和经济效益。 |
