一种在低速时钟下对高速信号的下变频处理系统和方法
基本信息
申请号 | CN202110935049.6 | 申请日 | - |
公开(公告)号 | CN113659931A | 公开(公告)日 | 2021-11-16 |
申请公布号 | CN113659931A | 申请公布日 | 2021-11-16 |
分类号 | H03D7/16(2006.01)I;G05B19/042(2006.01)I | 分类 | 基本电子电路; |
发明人 | 沙文祥;吴太阳 | 申请(专利权)人 | 南京国睿安泰信科技股份有限公司 |
代理机构 | 南京知识律师事务所 | 代理人 | 刘丰;高娇阳 |
地址 | 210013江苏省南京市鼓楼区古平岗4号 | ||
法律状态 | - |
摘要
摘要 | 本发明涉及一种在低速时钟下对高速信号的下变频处理系统,包括采样模块和FPGA模块,采样模块采集模拟信号后经过模数转换输入FPGA模块中,FPGA模块包括接口、若干个乘法器、NCO和累加器;接口将采样后的数据传送到乘法器中,NCO与乘法器相连,将接口传送的数据的原始频率转换映射到NCO的频率范围,经过NCO变频后得到的数据分为实部信号和虚部信号,实部信号和虚部信号分别通过对应的累加器累加。本发明还提供了一种基于该系统的方法。通过对FPGA的NCO的控制系统,实现了在低速时钟下对高速信号的下变频处理,最大限度的节省了FPGA的乘法器资源,在乘法器资源不丰富的中低端FPGA上可得到成功应用。 |
