降低开关损耗的分离栅MOSFET器件及其制造方法
基本信息
| 申请号 | CN202010317951.7 | 申请日 | - |
| 公开（公告）号 | CN111430464A | 公开（公告）日 | 2020-07-17 |
| 申请公布号 | CN111430464A | 申请公布日 | 2020-07-17 |
| 分类号 | H01L29/78;H01L21/336;H01L29/423;H01L29/06 | 分类 | - |
| 发明人 | 刘秀梅;殷允超;周祥瑞;刘锋 | 申请（专利权）人 | 江苏捷捷微电子股份有限公司 |
| 代理机构 | 无锡市大为专利商标事务所（普通合伙） | 代理人 | 江苏捷捷微电子股份有限公司 |
| 地址 | 226200 江苏省南通市启东科技创业园兴龙路8号 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明涉及一种降低开关损耗的分离栅MOSFET器件及其制造方法，它包括第一导电类型衬底、第一导电类型外延层、沟槽、第二导电类型体区、第一导电类型源区、绝缘介质层、栅极金属、源极金属、控制栅多晶硅、栅氧化层、分离栅多晶硅、介质隔离腔与漏极金属，所述分离栅多晶硅的体积小于控制栅多晶硅的体积，且所述分离栅多晶硅与控制栅多晶硅之间的介质隔离腔的厚度大于栅氧化层的厚度。本发明降低了开关损耗、解决了IGSS漏电过大的问题，本发明能提高沟槽底部的拐角处的耐压能力并可精确调节输入电容Ciss和输出电容Coss的大小。本发明的制造工艺均与已广泛使用的半导体制造技术工艺兼容，利于推广和批量生产。 |
