一种避免选择性塞孔过程磨板露基材的方法
基本信息
申请号 | CN202011117362.0 | 申请日 | - |
公开(公告)号 | CN112165778A | 公开(公告)日 | 2021-01-01 |
申请公布号 | CN112165778A | 申请公布日 | 2021-01-01 |
分类号 | H05K3/00;H05K3/18 | 分类 | 其他类目不包含的电技术; |
发明人 | 刘慧民;东国秀;付陈洲 | 申请(专利权)人 | 东莞森玛仕格里菲电路有限公司 |
代理机构 | 广东有知猫知识产权代理有限公司 | 代理人 | 东莞森玛仕格里菲电路有限公司 |
地址 | 523000 广东省东莞市茶山镇茶山工业园 | ||
法律状态 | - |
摘要
摘要 | 本发明涉及一种避免选择性塞孔过程磨板露基材的方法,先制作所有的孔;将大孔和小孔电镀6‑8um的铜;先制作塞孔via对应的背钻孔;选择性电镀,先将塞孔via孔镀至完成铜厚,面铜、压接孔和不塞via用干膜覆盖,对1.5mm以上的大孔,在距离孔口0.3‑1mm距离区域干膜开出单边为6‑15mil的圆环凸起,在选择性电镀环节镀高,避免在后续磨板环节,将大孔孔口磨露基材;选择性塞孔,塞住小孔和背钻孔;磨板,磨去塞孔树脂,以及磨平大孔孔口突出的铜环,铜环保护大孔孔口的铜面,不被磨露基材。本发明避免选择性塞孔过程磨板露基材的方法具有效控制选择性塞孔、POFV产品制作过程蚀刻底铜厚度、解决3mil/3mil精细线路缺陷率高问题、避免树脂塞孔后的盖孔减铜流程等优点。 |
