基于与门反相器图的网表级电路面积优化方法及存储介质
基本信息
| 申请号 | CN202011475649.0 | 申请日 | - |
| 公开（公告）号 | CN112733474A | 公开（公告）日 | 2021-04-30 |
| 申请公布号 | CN112733474A | 申请公布日 | 2021-04-30 |
| 分类号 | G06F30/323 | 分类 | 计算；推算；计数; |
| 发明人 | 屈展 | 申请（专利权）人 | 西安国微半导体有限公司 |
| 代理机构 | 西安嘉思特知识产权代理事务所（普通合伙） | 代理人 | 李园园 |
| 地址 | 710000 陕西省西安市高新区丈八街办科技二路72号西安软件园零壹广场10901室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本发明公开了一种基于与门反相器图的网表级电路面积优化方法及存储介质，优化方法包括：步骤1、获取第一网表级电路文件；步骤2、根据第一网表级电路文件按照预设顺序得到若干第一节点和各个第一节点之间的连接关系；步骤3、基于预设顺序将第一节点对应创建为与门/反相器图的第二节点，且当第二节点存在局部子结构时，利用散列查找方法在散列表中查找局部子结构的同构结构，以得到第二节点的创建结果；步骤4、基于预设顺序，按照步骤3的方法处理下一个第一节点，直至处理完成所有第一节点，得到最终的与门/反相器图。本发明的优化方法能够去除冗余的电路结构，从而达到减少电路结构冗余，达到电路结构面积减小的目的，最终使得内存减少。 |
