一种基于Tcl的FPGA交互式仿真方法

基本信息

申请号 CN201410455781.3 申请日 -
公开(公告)号 CN104216831B 公开(公告)日 2017-04-12
申请公布号 CN104216831B 申请公布日 2017-04-12
分类号 G06F11/36(2006.01)I 分类 计算;推算;计数;
发明人 蔡潇 申请(专利权)人 上海北大方正科技电脑系统有限公司
代理机构 北京君尚知识产权代理事务所(普通合伙) 代理人 司立彬
地址 200120 上海市浦东新区浦东南路360号上海国际大厦36楼
法律状态 -

摘要

摘要 本发明公开了一种基于Tcl的FPGA交互式仿真方法。本方法为:1)在FPGA验证平台verilog中新建一个Tcl解释器,并建立verilog和Tcl解释器之间的通信通道;2)在verilog中采用Tcl语言创建一测试用例;3)Tcl解释器调用该测试用例,当收到写操作命令名称时,Tcl解释器通过写操作命令调用verilog中的写操作任务,将进行写操作的地址和数据传递到verilog中,切换进程;当Tcl解释器收到读操作命令名称时,通过读操作命令调用verilog中的读操作任务,并将进行读操作的地址传递到verilog中,切换进程;当收到等待操作命令名称时,Tcl解释器通过等待操作命令调用verilog中的等待操作任务;4)verilog的任务完成后将返回值返回给Tcl解释器,切换进程。本发明减少开发和调试测试用例的工作量,可实时控制仿真进程。