一种CMOS组合逻辑电路
基本信息
| 申请号 | CN201920519553.6 | 申请日 | - |
| 公开（公告）号 | CN210120546U | 公开（公告）日 | 2020-02-28 |
| 申请公布号 | CN210120546U | 申请公布日 | 2020-02-28 |
| 分类号 | H03K19/20 | 分类 | 基本电子电路; |
| 发明人 | 刘剑辉;刘志赟 | 申请（专利权）人 | 深圳市致宸信息科技有限公司 |
| 代理机构 | 深圳市华盛智荟知识产权代理事务所（普通合伙） | 代理人 | 深圳市致宸信息科技有限公司 |
| 地址 | 518000 广东省深圳市南山区粤海街道科技南八路2号豪威科技大厦2101室 | ||
| 法律状态 | - | ||
摘要
| 摘要 | 本实用新型提供了一种CMOS组合逻辑电路，用以在加法器电路设计时，替代工艺厂提供的标准单元库中的组合逻辑运算单元电路。该CMOS组合逻辑电路包括PMOS网络和NMOS网络，PMOS网络和NMOS网络各包含三个晶体管。通过较少的晶体管实现了逻辑运算功能，减少了面积，降低了功耗，同时缩短了路径，降低了传输延时。 |
